/hg/icedtea7-forest/hotspot: 8072483: AARCH64: aarch64.ad uses t...
adinn at icedtea.classpath.org
adinn at icedtea.classpath.org
Thu Mar 5 08:30:26 UTC 2015
changeset 1c1c6c8be3c0 in /hg/icedtea7-forest/hotspot
details: http://icedtea.classpath.org/hg/icedtea7-forest/hotspot?cmd=changeset;node=1c1c6c8be3c0
author: aph
date: Thu Feb 05 11:47:33 2015 -0800
8072483: AARCH64: aarch64.ad uses the wrong operand class for some operations
Summary: Use iReg<X>NoSp registers operands where required.
Reviewed-by: kvn, adinn, enevill
diffstat:
src/cpu/aarch64/vm/aarch64.ad | 32 ++++++++++++++++----------------
src/cpu/aarch64/vm/aarch64_ad.m4 | 20 ++++++++++----------
2 files changed, 26 insertions(+), 26 deletions(-)
diffs (229 lines):
diff -r 6697df06cb20 -r 1c1c6c8be3c0 src/cpu/aarch64/vm/aarch64.ad
--- a/src/cpu/aarch64/vm/aarch64.ad Fri Feb 27 09:59:29 2015 +0000
+++ b/src/cpu/aarch64/vm/aarch64.ad Thu Feb 05 11:47:33 2015 -0800
@@ -5943,7 +5943,7 @@
// ============================================================================
// Zero Count Instructions
-instruct countLeadingZerosI(iRegI dst, iRegI src) %{
+instruct countLeadingZerosI(iRegINoSp dst, iRegI src) %{
match(Set dst (CountLeadingZerosI src));
ins_cost(INSN_COST);
@@ -5955,7 +5955,7 @@
ins_pipe( ialu_reg );
%}
-instruct countLeadingZerosL(iRegI dst, iRegL src) %{
+instruct countLeadingZerosL(iRegINoSp dst, iRegL src) %{
match(Set dst (CountLeadingZerosL src));
ins_cost(INSN_COST);
@@ -5967,7 +5967,7 @@
ins_pipe( ialu_reg );
%}
-instruct countTrailingZerosI(iRegI dst, iRegI src) %{
+instruct countTrailingZerosI(iRegINoSp dst, iRegI src) %{
match(Set dst (CountTrailingZerosI src));
ins_cost(INSN_COST * 2);
@@ -5981,7 +5981,7 @@
ins_pipe(ialu_reg );
%}
-instruct countTrailingZerosL(iRegI dst, iRegL src) %{
+instruct countTrailingZerosL(iRegINoSp dst, iRegL src) %{
match(Set dst (CountTrailingZerosL src));
ins_cost(INSN_COST * 2);
@@ -9014,7 +9014,7 @@
// rol expander
-instruct rolL_rReg(iRegL dst, iRegL src, iRegI shift, rFlagsReg cr)
+instruct rolL_rReg(iRegLNoSp dst, iRegL src, iRegI shift, rFlagsReg cr)
%{
effect(DEF dst, USE src, USE shift);
@@ -9030,7 +9030,7 @@
// rol expander
-instruct rolI_rReg(iRegI dst, iRegI src, iRegI shift, rFlagsReg cr)
+instruct rolI_rReg(iRegINoSp dst, iRegI src, iRegI shift, rFlagsReg cr)
%{
effect(DEF dst, USE src, USE shift);
@@ -9044,7 +9044,7 @@
ins_pipe(ialu_reg_reg_vshift);
%}
-instruct rolL_rReg_Var_C_64(iRegL dst, iRegL src, iRegI shift, immI_64 c_64, rFlagsReg cr)
+instruct rolL_rReg_Var_C_64(iRegLNoSp dst, iRegL src, iRegI shift, immI_64 c_64, rFlagsReg cr)
%{
match(Set dst (OrL (LShiftL src shift) (URShiftL src (SubI c_64 shift))));
@@ -9053,7 +9053,7 @@
%}
%}
-instruct rolL_rReg_Var_C0(iRegL dst, iRegL src, iRegI shift, immI0 c0, rFlagsReg cr)
+instruct rolL_rReg_Var_C0(iRegLNoSp dst, iRegL src, iRegI shift, immI0 c0, rFlagsReg cr)
%{
match(Set dst (OrL (LShiftL src shift) (URShiftL src (SubI c0 shift))));
@@ -9062,7 +9062,7 @@
%}
%}
-instruct rolI_rReg_Var_C_32(iRegL dst, iRegL src, iRegI shift, immI_32 c_32, rFlagsReg cr)
+instruct rolI_rReg_Var_C_32(iRegLNoSp dst, iRegL src, iRegI shift, immI_32 c_32, rFlagsReg cr)
%{
match(Set dst (OrI (LShiftI src shift) (URShiftI src (SubI c_32 shift))));
@@ -9071,7 +9071,7 @@
%}
%}
-instruct rolI_rReg_Var_C0(iRegL dst, iRegL src, iRegI shift, immI0 c0, rFlagsReg cr)
+instruct rolI_rReg_Var_C0(iRegLNoSp dst, iRegL src, iRegI shift, immI0 c0, rFlagsReg cr)
%{
match(Set dst (OrI (LShiftI src shift) (URShiftI src (SubI c0 shift))));
@@ -9082,7 +9082,7 @@
// ror expander
-instruct rorL_rReg(iRegL dst, iRegL src, iRegI shift, rFlagsReg cr)
+instruct rorL_rReg(iRegLNoSp dst, iRegL src, iRegI shift, rFlagsReg cr)
%{
effect(DEF dst, USE src, USE shift);
@@ -9097,7 +9097,7 @@
// ror expander
-instruct rorI_rReg(iRegI dst, iRegI src, iRegI shift, rFlagsReg cr)
+instruct rorI_rReg(iRegINoSp dst, iRegI src, iRegI shift, rFlagsReg cr)
%{
effect(DEF dst, USE src, USE shift);
@@ -9110,7 +9110,7 @@
ins_pipe(ialu_reg_reg_vshift);
%}
-instruct rorL_rReg_Var_C_64(iRegL dst, iRegL src, iRegI shift, immI_64 c_64, rFlagsReg cr)
+instruct rorL_rReg_Var_C_64(iRegLNoSp dst, iRegL src, iRegI shift, immI_64 c_64, rFlagsReg cr)
%{
match(Set dst (OrL (URShiftL src shift) (LShiftL src (SubI c_64 shift))));
@@ -9119,7 +9119,7 @@
%}
%}
-instruct rorL_rReg_Var_C0(iRegL dst, iRegL src, iRegI shift, immI0 c0, rFlagsReg cr)
+instruct rorL_rReg_Var_C0(iRegLNoSp dst, iRegL src, iRegI shift, immI0 c0, rFlagsReg cr)
%{
match(Set dst (OrL (URShiftL src shift) (LShiftL src (SubI c0 shift))));
@@ -9128,7 +9128,7 @@
%}
%}
-instruct rorI_rReg_Var_C_32(iRegL dst, iRegL src, iRegI shift, immI_32 c_32, rFlagsReg cr)
+instruct rorI_rReg_Var_C_32(iRegLNoSp dst, iRegL src, iRegI shift, immI_32 c_32, rFlagsReg cr)
%{
match(Set dst (OrI (URShiftI src shift) (LShiftI src (SubI c_32 shift))));
@@ -9137,7 +9137,7 @@
%}
%}
-instruct rorI_rReg_Var_C0(iRegL dst, iRegL src, iRegI shift, immI0 c0, rFlagsReg cr)
+instruct rorI_rReg_Var_C0(iRegLNoSp dst, iRegL src, iRegI shift, immI0 c0, rFlagsReg cr)
%{
match(Set dst (OrI (URShiftI src shift) (LShiftI src (SubI c0 shift))));
diff -r 6697df06cb20 -r 1c1c6c8be3c0 src/cpu/aarch64/vm/aarch64_ad.m4
--- a/src/cpu/aarch64/vm/aarch64_ad.m4 Fri Feb 27 09:59:29 2015 +0000
+++ b/src/cpu/aarch64/vm/aarch64_ad.m4 Thu Feb 05 11:47:33 2015 -0800
@@ -138,8 +138,8 @@
int s = $2 - lshift;
int r = (rshift - lshift) & $2;
__ $4(as_Register($dst$$reg),
- as_Register($src$$reg),
- r, s);
+ as_Register($src$$reg),
+ r, s);
%}
ins_pipe(ialu_reg_shift);
@@ -162,7 +162,7 @@
long mask = $mask$$constant;
int width = exact_log2(mask+1);
__ $3(as_Register($dst$$reg),
- as_Register($src$$reg), rshift, width);
+ as_Register($src$$reg), rshift, width);
%}
ins_pipe(ialu_reg_shift);
%}')
@@ -182,7 +182,7 @@
long mask = $mask$$constant;
int width = exact_log2(mask+1);
__ ubfx(as_Register($dst$$reg),
- as_Register($src$$reg), rshift, width);
+ as_Register($src$$reg), rshift, width);
%}
ins_pipe(ialu_reg_shift);
%}
@@ -212,7 +212,7 @@
define(`ROL_EXPAND', `
// $2 expander
-instruct $2$1_rReg(iReg$1 dst, iReg$1 src, iRegI shift, rFlagsReg cr)
+instruct $2$1_rReg(iReg$1NoSp dst, iReg$1 src, iRegI shift, rFlagsReg cr)
%{
effect(DEF dst, USE src, USE shift);
@@ -221,14 +221,14 @@
ins_encode %{
__ subw(rscratch1, zr, as_Register($shift$$reg));
__ $3(as_Register($dst$$reg), as_Register($src$$reg),
- rscratch1);
+ rscratch1);
%}
ins_pipe(ialu_reg_reg_vshift);
%}')dnl
define(`ROR_EXPAND', `
// $2 expander
-instruct $2$1_rReg(iReg$1 dst, iReg$1 src, iRegI shift, rFlagsReg cr)
+instruct $2$1_rReg(iReg$1NoSp dst, iReg$1 src, iRegI shift, rFlagsReg cr)
%{
effect(DEF dst, USE src, USE shift);
@@ -236,12 +236,12 @@
ins_cost(INSN_COST);
ins_encode %{
__ $3(as_Register($dst$$reg), as_Register($src$$reg),
- as_Register($shift$$reg));
+ as_Register($shift$$reg));
%}
ins_pipe(ialu_reg_reg_vshift);
%}')dnl
define(ROL_INSN, `
-instruct $3$1_rReg_Var_C$2(iRegL dst, iRegL src, iRegI shift, immI$2 c$2, rFlagsReg cr)
+instruct $3$1_rReg_Var_C$2(iRegLNoSp dst, iRegL src, iRegI shift, immI$2 c$2, rFlagsReg cr)
%{
match(Set dst (Or$1 (LShift$1 src shift) (URShift$1 src (SubI c$2 shift))));
@@ -250,7 +250,7 @@
%}
%}')dnl
define(ROR_INSN, `
-instruct $3$1_rReg_Var_C$2(iRegL dst, iRegL src, iRegI shift, immI$2 c$2, rFlagsReg cr)
+instruct $3$1_rReg_Var_C$2(iRegLNoSp dst, iRegL src, iRegI shift, immI$2 c$2, rFlagsReg cr)
%{
match(Set dst (Or$1 (URShift$1 src shift) (LShift$1 src (SubI c$2 shift))));
More information about the distro-pkg-dev
mailing list